चिप निर्माण प्रक्रिया (2/2) का एक पूर्ण विवरण: वेफर से पैकेजिंग और परीक्षण तक

प्रत्येक अर्धचालक उत्पाद के निर्माण के लिए सैकड़ों प्रक्रियाओं की आवश्यकता होती है, और संपूर्ण विनिर्माण प्रक्रिया को आठ चरणों में विभाजित किया जाता है:वेफर प्रोसेसिंग - ऑक्सीकरण - फोटोलिथोग्राफी - नक़्क़ाशी - पतली फिल्म जमाव - इंटरकनेक्शन - परीक्षण - पैकेजिंग.

---

चरण 5: पतली फिल्म बयान

चिप के अंदर सूक्ष्म उपकरण बनाने के लिए, हमें पतली फिल्मों की परतों को लगातार जमा करने और नक़्क़ाशी करके अतिरिक्त भागों को हटाने की आवश्यकता है, और अलग -अलग उपकरणों को अलग करने के लिए कुछ सामग्री भी जोड़ें। प्रत्येक ट्रांजिस्टर या मेमोरी सेल को उपरोक्त प्रक्रिया के माध्यम से चरण दर चरण बनाया जाता है। "पतली फिल्म" हम यहां बात कर रहे हैं, एक "फिल्म" को संदर्भित करता है, जिसमें 1 माइक्रोन (माइक्रोन, एक मीटर का एक मिलियन) से कम की मोटाई होती है, जिसे साधारण यांत्रिक प्रसंस्करण विधियों द्वारा निर्मित नहीं किया जा सकता है। एक वेफर पर आवश्यक आणविक या परमाणु इकाइयों वाली फिल्म को रखने की प्रक्रिया "बयान" है।

एक बहु-परत अर्धचालक संरचना बनाने के लिए, हमें पहले एक डिवाइस स्टैक बनाने की आवश्यकता है, अर्थात्, वैकल्पिक रूप से पतली धातु (प्रवाहकीय) फिल्मों की कई परतों और वेफर की सतह पर ढांकता हुआ (इन्सुलेटिंग) फिल्मों को स्टैक करें, और फिर तीन-आयामी संरचना बनाने के लिए बार-बार नक़्क़ाशी की प्रक्रियाओं के माध्यम से अतिरिक्त भागों को हटा दें। बयान प्रक्रियाओं के लिए उपयोग की जाने वाली तकनीकों में रासायनिक वाष्प जमाव (सीवीडी), परमाणु परत जमाव (एएलडी), और भौतिक वाष्प जमाव (पीवीडी) शामिल हैं, और इन तकनीकों का उपयोग करने वाले तरीकों को सूखे और गीले बयान में विभाजित किया जा सकता है।

रासायनिक वाष्प जमाव (सीवीडी)

रासायनिक वाष्प जमाव में, अग्रदूत गैसें एक प्रतिक्रिया कक्ष में प्रतिक्रिया करती हैं, जो वेफर और बायप्रोडक्ट्स की सतह से जुड़ी एक पतली फिल्म बनाने के लिए चैम्बर से बाहर पंप होती हैं। प्लाज्मा-संवर्धित रासायनिक वाष्प जमाव, प्रतिक्रियाशील गैसों को उत्पन्न करने के लिए प्लाज्मा का उपयोग करता है। यह विधि प्रतिक्रिया तापमान को कम करती है, जिससे यह तापमान-संवेदनशील संरचनाओं के लिए आदर्श बन जाता है। प्लाज्मा का उपयोग करने से जमा की संख्या भी कम हो सकती है, जिसके परिणामस्वरूप अक्सर उच्च गुणवत्ता वाली फिल्में होती हैं।

परमाणु परत जमाव

परमाणु परत के बयान एक समय में केवल कुछ परमाणु परतों को जमा करके पतली फिल्में बनाते हैं। इस पद्धति की कुंजी एक निश्चित क्रम में किए जाने वाले स्वतंत्र चरणों को चक्रित करना और अच्छा नियंत्रण बनाए रखना है। एक अग्रदूत के साथ वेफर सतह को कोटिंग पहला कदम है, और फिर विभिन्न गैसों को वेफर सतह पर वांछित पदार्थ बनाने के लिए अग्रदूत के साथ प्रतिक्रिया करने के लिए पेश किया जाता है।

भौतिक वाष्प जमाव

जैसा कि नाम से पता चलता है, भौतिक वाष्प जमाव भौतिक साधनों द्वारा पतली फिल्मों के गठन को संदर्भित करता है। स्पटरिंग एक भौतिक वाष्प जमाव विधि है जो एक लक्ष्य से परमाणुओं को स्पटर करने के लिए आर्गन प्लाज्मा का उपयोग करती है और उन्हें एक पतली फिल्म बनाने के लिए एक वेफर की सतह पर जमा करती है। कुछ मामलों में, जमा की गई फिल्म का इलाज किया जा सकता है और पराबैंगनी थर्मल उपचार (यूवीटीपी) जैसी तकनीकों के माध्यम से सुधार किया जा सकता है।

चरण 6: परस्पर संबंध

अर्धचालकों की चालकता कंडक्टरों और गैर-कंडक्टर (यानी इंसुलेटर) के बीच होती है, जो हमें बिजली के प्रवाह को पूरी तरह से नियंत्रित करने की अनुमति देती है। वेफर-आधारित लिथोग्राफी, नक़्क़ाशी और बयान प्रक्रियाएं ट्रांजिस्टर जैसे घटकों का निर्माण कर सकती हैं, लेकिन उन्हें शक्ति और संकेतों के संचरण और रिसेप्शन को सक्षम करने के लिए कनेक्ट होने की आवश्यकता है।

धातुओं का उपयोग उनकी चालकता के कारण सर्किट इंटरकनेक्शन के लिए किया जाता है। अर्धचालकों के लिए उपयोग की जाने वाली धातुओं को निम्नलिखित शर्तों को पूरा करने की आवश्यकता है:

· कम प्रतिरोधकता: चूंकि धातु सर्किट को करंट पास करने की आवश्यकता है, इसलिए उनमें धातुओं का प्रतिरोध कम होना चाहिए।

· थर्मोकेमिकल स्थिरता: धातु सामग्री के गुणों को धातु के परस्पर संबंध प्रक्रिया के दौरान अपरिवर्तित रहना चाहिए।

· उच्च विश्वसनीयता: जैसा कि एकीकृत सर्किट तकनीक विकसित होती है, यहां तक ​​कि धातु के इंटरकनेक्ट सामग्री की छोटी मात्रा में भी पर्याप्त स्थायित्व होना चाहिए।

· विनिर्माण लागत: भले ही पहले तीन स्थितियों को पूरा किया गया हो, बड़े पैमाने पर उत्पादन की जरूरतों को पूरा करने के लिए सामग्री की लागत बहुत अधिक है।

इंटरकनेक्शन प्रक्रिया मुख्य रूप से दो सामग्रियों, एल्यूमीनियम और तांबे का उपयोग करती है।

एल्यूमीनियम परस्पर संबंध

एल्यूमीनियम इंटरकनेक्शन प्रक्रिया एल्यूमीनियम जमाव, फोटोरिसिस्ट एप्लिकेशन, एक्सपोज़र और विकास के साथ शुरू होती है, इसके बाद ऑक्सीकरण प्रक्रिया में प्रवेश करने से पहले किसी भी अतिरिक्त एल्यूमीनियम और फोटोरिसिस्ट को चुनिंदा रूप से हटाने के लिए नक़्क़ाशी होती है। उपरोक्त चरणों के पूरा होने के बाद, इंटरकनेक्शन पूरा होने तक फोटोलिथोग्राफी, नक़्क़ाशी और बयान प्रक्रियाओं को दोहराया जाता है।

इसकी उत्कृष्ट चालकता के अलावा, एल्यूमीनियम भी फोटोलिथोग्राफ, ईच और डिपॉजिट के लिए आसान है। इसके अलावा, यह ऑक्साइड फिल्म के लिए कम लागत और अच्छा आसंजन है। इसके नुकसान यह है कि इसे खुरचाना आसान है और इसमें कम पिघलने का बिंदु है। इसके अलावा, एल्यूमीनियम को सिलिकॉन के साथ प्रतिक्रिया करने से रोकने और कनेक्शन की समस्याओं का कारण बनने के लिए, वेफर से एल्यूमीनियम को अलग करने के लिए धातु जमा को जोड़ा जाना चाहिए। इस जमा को "बैरियर मेटल" कहा जाता है।

एल्यूमीनियम सर्किट बयान द्वारा बनते हैं। वेफर वैक्यूम चैंबर में प्रवेश करने के बाद, एल्यूमीनियम कणों द्वारा बनाई गई एक पतली फिल्म वेफर का पालन करेगी। इस प्रक्रिया को "वाष्प जमाव (वीडी)" कहा जाता है, जिसमें रासायनिक वाष्प जमाव और भौतिक वाष्प जमाव शामिल हैं।

तांबे परस्पर संबंध

चूंकि अर्धचालक प्रक्रियाएं अधिक परिष्कृत हो जाती हैं और डिवाइस का आकार सिकुड़ जाता है, इसलिए कनेक्शन की गति और एल्यूमीनियम सर्किट के विद्युत गुण अब पर्याप्त नहीं हैं, और नए कंडक्टर जो आकार और लागत आवश्यकताओं दोनों को पूरा करते हैं, की आवश्यकता होती है। पहला कारण तांबा एल्यूमीनियम की जगह ले सकता है कि इसका प्रतिरोध कम होता है, जो तेजी से डिवाइस कनेक्शन की गति के लिए अनुमति देता है। कॉपर भी अधिक विश्वसनीय है क्योंकि यह इलेक्ट्रोमिग्रेशन के लिए अधिक प्रतिरोधी है, धातु आयनों की गति जब एक धातु के माध्यम से प्रवाहित होती है, एल्यूमीनियम की तुलना में।

हालांकि, तांबा आसानी से यौगिकों का निर्माण नहीं करता है, जिससे वेफर की सतह से वाष्पीकरण और हटाना मुश्किल हो जाता है। इस समस्या को संबोधित करने के लिए, तांबे को नक़्क़ाशी करने के बजाय, हम ढांकता हुआ सामग्री जमा करते हैं और नक़्क़ाशी करते हैं, जो कि खाइयों और vias से युक्त धातु लाइन पैटर्न बनाते हैं, जहां आवश्यकता होती है, और फिर परस्पर संबंध प्राप्त करने के लिए तांबे के साथ उपरोक्त "पैटर्न" को भरें, एक प्रक्रिया जिसे "दमिश्क" कहा जाता है।

चूंकि तांबे के परमाणु ढांकता हुआ में फैलना जारी रखते हैं, बाद में इन्सुलेशन कम हो जाता है और एक बाधा परत बनाता है जो तांबे के परमाणुओं को आगे के प्रसार से अवरुद्ध करता है। एक पतली तांबे के बीज की परत तब बाधा परत पर बनाई जाती है। यह कदम इलेक्ट्रोप्लेटिंग की अनुमति देता है, जो तांबे के साथ उच्च पहलू अनुपात पैटर्न का भरना है। भरने के बाद, अतिरिक्त तांबे को धातु केमिकल मैकेनिकल पॉलिशिंग (CMP) द्वारा हटाया जा सकता है। पूरा होने के बाद, एक ऑक्साइड फिल्म जमा की जा सकती है, और अतिरिक्त फिल्म को फोटोलिथोग्राफी और नक़्क़ाशी प्रक्रियाओं द्वारा हटाया जा सकता है। उपरोक्त प्रक्रिया को तब तक दोहराया जाना चाहिए जब तक कि तांबे का परस्पर संबंध पूरा न हो जाए।

उपरोक्त तुलना से, यह देखा जा सकता है कि कॉपर इंटरकनेक्शन और एल्यूमीनियम इंटरकनेक्शन के बीच का अंतर यह है कि अतिरिक्त तांबे को नक़्क़ाशी के बजाय धातु सीएमपी द्वारा हटा दिया जाता है।

चरण 7: परीक्षण

परीक्षण का मुख्य लक्ष्य यह सत्यापित करना है कि क्या अर्धचालक चिप की गुणवत्ता एक निश्चित मानक को पूरा करती है, ताकि दोषपूर्ण उत्पादों को खत्म किया जा सके और चिप की विश्वसनीयता में सुधार हो। इसके अलावा, परीक्षण किए गए दोषपूर्ण उत्पाद पैकेजिंग चरण में प्रवेश नहीं करेंगे, जो लागत और समय को बचाने में मदद करता है। इलेक्ट्रॉनिक डाई सॉर्टिंग (eds) वेफर्स के लिए एक परीक्षण विधि है।

EDS एक ऐसी प्रक्रिया है जो वेफर राज्य में प्रत्येक चिप की विद्युत विशेषताओं को सत्यापित करती है और इस तरह अर्धचालक उपज में सुधार करती है। ईडीएस को पांच चरणों में विभाजित किया जा सकता है, निम्नानुसार है:

01 विद्युत पैरामीटर निगरानी (ईपीएम)

ईपीएम अर्धचालक चिप परीक्षण में पहला कदम है। यह कदम प्रत्येक डिवाइस (ट्रांजिस्टर, कैपेसिटर और डायोड सहित) सेमीकंडक्टर एकीकृत सर्किट के लिए आवश्यक है, यह सुनिश्चित करने के लिए कि उनके विद्युत पैरामीटर मानकों को पूरा करते हैं। ईपीएम का मुख्य कार्य मापा विद्युत विशेषता डेटा प्रदान करना है, जिसका उपयोग अर्धचालक विनिर्माण प्रक्रियाओं और उत्पाद प्रदर्शन (दोषपूर्ण उत्पादों का पता लगाने के लिए नहीं) की दक्षता में सुधार करने के लिए किया जाएगा।

02 वेफर एजिंग टेस्ट

अर्धचालक दोष दर दो पहलुओं से आती है, अर्थात् विनिर्माण दोषों की दर (प्रारंभिक चरण में अधिक) और पूरे जीवन चक्र में दोषों की दर। वेफर एजिंग टेस्ट एक निश्चित तापमान और एसी/डीसी वोल्टेज के तहत वेफर का परीक्षण करने के लिए संदर्भित करता है ताकि उन उत्पादों का पता लगाया जा सके, जिनके पास प्रारंभिक चरण में दोष हो सकते हैं, अर्थात, संभावित दोषों की खोज करके अंतिम उत्पाद की विश्वसनीयता में सुधार करने के लिए।

03 पता लगाना

एजिंग टेस्ट पूरा होने के बाद, सेमीकंडक्टर चिप को जांच कार्ड के साथ परीक्षण डिवाइस से जुड़ा होना चाहिए, और फिर प्रासंगिक अर्धचालक कार्यों को सत्यापित करने के लिए वेफर पर तापमान, गति और गति परीक्षण किए जा सकते हैं। कृपया विशिष्ट परीक्षण चरणों के विवरण के लिए तालिका देखें।

04 मरम्मत

मरम्मत सबसे महत्वपूर्ण परीक्षण कदम है क्योंकि कुछ दोषपूर्ण चिप्स को समस्याग्रस्त घटकों को बदलकर मरम्मत किया जा सकता है।

05 डॉटिंग

विद्युत परीक्षण में विफल होने वाले चिप्स को पिछले चरणों में हल किया गया है, लेकिन उन्हें अभी भी उन्हें अलग करने के लिए चिह्नित करने की आवश्यकता है। अतीत में, हमें यह सुनिश्चित करने के लिए विशेष स्याही के साथ दोषपूर्ण चिप्स को चिह्नित करने की आवश्यकता थी कि उन्हें नग्न आंखों से पहचाना जा सके, लेकिन अब सिस्टम परीक्षण डेटा मूल्य के अनुसार स्वचालित रूप से उन्हें क्रमबद्ध करता है।

चरण 8: पैकेजिंग

पिछली कई प्रक्रियाओं के बाद, वेफर समान आकार के वर्ग चिप्स का निर्माण करेगा (जिसे "सिंगल चिप्स" के रूप में भी जाना जाता है)। अगली बात यह है कि काटकर अलग -अलग चिप्स प्राप्त करना है। नए कटे हुए चिप्स बहुत नाजुक हैं और विद्युत संकेतों का आदान -प्रदान नहीं कर सकते हैं, इसलिए उन्हें अलग से संसाधित करने की आवश्यकता है। यह प्रक्रिया पैकेजिंग है, जिसमें सेमीकंडक्टर चिप के बाहर एक सुरक्षात्मक शेल बनाना शामिल है और उन्हें बाहर के साथ विद्युत संकेतों का आदान -प्रदान करने की अनुमति देता है। संपूर्ण पैकेजिंग प्रक्रिया को पांच चरणों में विभाजित किया गया है, अर्थात् वेफर आरी, सिंगल चिप अटैचमेंट, इंटरकनेक्शन, मोल्डिंग और पैकेजिंग परीक्षण।

01 वेफर आरी

वेफर से अनगिनत घनी व्यवस्थित चिप्स को काटने के लिए, हमें पहले वेफर के पीछे "पीस "ना चाहिए जब तक कि इसकी मोटाई पैकेजिंग प्रक्रिया की जरूरतों को पूरा नहीं करती है। पीसने के बाद, हम वेफर पर मुंशी लाइन के साथ कटौती कर सकते हैं जब तक कि अर्धचालक चिप को अलग नहीं किया जाता है।

तीन प्रकार की वेफर आरी तकनीक हैं: ब्लेड कटिंग, लेजर कटिंग और प्लाज्मा कटिंग। ब्लेड डिसिंग वेफर को काटने के लिए एक हीरे के ब्लेड का उपयोग है, जो घर्षण गर्मी और मलबे से ग्रस्त है और इस तरह वेफर को नुकसान पहुंचाता है। लेजर डाइसिंग में उच्च परिशुद्धता होती है और वे आसानी से पतली मोटाई या छोटे स्क्राइब लाइन रिक्ति के साथ वेफर्स को संभाल सकते हैं। प्लाज्मा डिसिंग प्लाज्मा नक़्क़ाशी के सिद्धांत का उपयोग करता है, इसलिए यह तकनीक भी लागू होती है, भले ही स्क्राइब लाइन रिक्ति बहुत कम हो।

02 एकल वेफर अटैचमेंट

सभी चिप्स को वेफर से अलग होने के बाद, हमें अलग -अलग चिप्स (सिंगल वेफर्स) को सब्सट्रेट (लीड फ्रेम) से संलग्न करने की आवश्यकता है। सब्सट्रेट का कार्य अर्धचालक चिप्स की रक्षा करना है और उन्हें बाहरी सर्किट के साथ विद्युत संकेतों का आदान -प्रदान करने में सक्षम बनाता है। चिप्स को संलग्न करने के लिए तरल या ठोस टेप चिपकने का उपयोग किया जा सकता है।

03 इंटरकनेक्शन

सब्सट्रेट में चिप को संलग्न करने के बाद, हमें विद्युत सिग्नल एक्सचेंज प्राप्त करने के लिए दोनों के संपर्क बिंदुओं को भी जोड़ने की आवश्यकता है। इस चरण में उपयोग किए जा सकते हैं दो कनेक्शन तरीके हैं: पतले धातु के तारों का उपयोग करके वायर बॉन्डिंग और गोलाकार सोने के ब्लॉक या टिन ब्लॉकों का उपयोग करके चिप बॉन्डिंग को फ्लिप करें। वायर बॉन्डिंग एक पारंपरिक विधि है, और फ्लिप चिप बॉन्डिंग तकनीक सेमीकंडक्टर विनिर्माण को गति दे सकती है।

04 मोल्डिंग

अर्धचालक चिप के कनेक्शन को पूरा करने के बाद, तापमान और आर्द्रता जैसी बाहरी परिस्थितियों से अर्धचालक एकीकृत सर्किट की रक्षा के लिए चिप के बाहर एक पैकेज जोड़ने के लिए एक मोल्डिंग प्रक्रिया की आवश्यकता होती है। पैकेज मोल्ड की आवश्यकता के अनुसार बनाया जाता है, हमें सेमीकंडक्टर चिप और एपॉक्सी मोल्डिंग कंपाउंड (ईएमसी) को मोल्ड में डालने और इसे सील करने की आवश्यकता है। सील की गई चिप अंतिम रूप है।

05 पैकेजिंग टेस्ट

जिन चिप्स में पहले से ही उनका अंतिम रूप था, उन्हें भी अंतिम दोष परीक्षण पास करना होगा। अंतिम परीक्षण में प्रवेश करने वाले सभी तैयार अर्धचालक चिप्स सेमीकंडक्टर चिप्स समाप्त हो जाते हैं। उन्हें परीक्षण उपकरणों में रखा जाएगा और विद्युत, कार्यात्मक और गति परीक्षणों के लिए वोल्टेज, तापमान और आर्द्रता जैसी विभिन्न स्थितियों को निर्धारित किया जाएगा। इन परीक्षणों के परिणामों का उपयोग दोषों को खोजने और उत्पाद की गुणवत्ता और उत्पादन दक्षता में सुधार करने के लिए किया जा सकता है।

पैकेजिंग प्रौद्योगिकी का विकास

जैसे -जैसे चिप का आकार कम होता जाता है और प्रदर्शन की आवश्यकताएं बढ़ जाती हैं, पिछले कुछ वर्षों में पैकेजिंग में कई तकनीकी नवाचार हुए हैं। कुछ भविष्य-उन्मुख पैकेजिंग प्रौद्योगिकियों और समाधानों में पारंपरिक बैक-एंड प्रक्रियाओं जैसे कि वेफर-लेवल पैकेजिंग (डब्ल्यूएलपी), बम्पिंग प्रक्रियाओं और पुनर्वितरण परत (आरडीएल) तकनीक के साथ-साथ फ्रंट-एंड वेफर विनिर्माण के लिए नक़्क़ाशी और सफाई प्रौद्योगिकियों के लिए बयान का उपयोग शामिल है।

उन्नत पैकेजिंग क्या है?

पारंपरिक पैकेजिंग के लिए प्रत्येक चिप को वेफर से बाहर काटने की आवश्यकता होती है और एक मोल्ड में रखा जाता है। वेफर-लेवल पैकेजिंग (डब्ल्यूएलपी) एक प्रकार की उन्नत पैकेजिंग तकनीक है, जो सीधे वेफर पर चिप को पैकेजिंग करने के लिए संदर्भित करता है। WLP की प्रक्रिया पहले पैकेज और परीक्षण करना है, और फिर एक समय में वेफर से सभी गठित चिप्स को अलग करना है। पारंपरिक पैकेजिंग की तुलना में, डब्ल्यूएलपी का लाभ कम उत्पादन लागत है।

उन्नत पैकेजिंग को 2 डी पैकेजिंग, 2.5 डी पैकेजिंग और 3 डी पैकेजिंग में विभाजित किया जा सकता है।

छोटा 2 डी पैकेजिंग

जैसा कि पहले उल्लेख किया गया है, पैकेजिंग प्रक्रिया के मुख्य उद्देश्य में सेमीकंडक्टर चिप के सिग्नल को बाहर की ओर भेजना शामिल है, और वेफर पर गठित धक्कों को इनपुट/आउटपुट सिग्नल भेजने के लिए संपर्क बिंदु हैं। इन धक्कों को फैन-इन और फैन-आउट में विभाजित किया गया है। पूर्व प्रशंसक के आकार चिप के अंदर है, और बाद वाले प्रशंसक के आकार चिप रेंज से परे है। हम इनपुट/आउटपुट सिग्नल I/O (इनपुट/आउटपुट) को कॉल करते हैं, और इनपुट/आउटपुट की संख्या को I/O काउंट कहा जाता है। पैकेजिंग विधि का निर्धारण करने के लिए I/O काउंट एक महत्वपूर्ण आधार है। यदि I/O की गिनती कम है, तो फैन-इन पैकेजिंग का उपयोग किया जाता है। चूंकि चिप का आकार पैकेजिंग के बाद बहुत अधिक नहीं बदलता है, इसलिए इस प्रक्रिया को चिप-स्केल पैकेजिंग (CSP) या वेफर-लेवल चिप-स्केल पैकेजिंग (WLCSP) भी कहा जाता है। यदि I/O काउंट उच्च है, तो फैन-आउट पैकेजिंग का उपयोग आमतौर पर किया जाता है, और सिग्नल रूटिंग को सक्षम करने के लिए धक्कों के अलावा पुनर्वितरण परतें (RDL) की आवश्यकता होती है। यह "फैन-आउट वेफर-लेवल पैकेजिंग (FOWLP) है।"

2.5 डी पैकेजिंग

2.5D पैकेजिंग तकनीक दो या अधिक प्रकार के चिप्स को एकल पैकेज में डाल सकती है, जबकि संकेतों को बाद में रूट करने की अनुमति देता है, जो पैकेज के आकार और प्रदर्शन को बढ़ा सकता है। सबसे व्यापक रूप से उपयोग की जाने वाली 2.5D पैकेजिंग विधि एक सिलिकॉन इंटरपोसर के माध्यम से मेमोरी और लॉजिक चिप्स को एक ही पैकेज में रखना है। 2.5D पैकेजिंग के लिए कोर प्रौद्योगिकियों जैसे कि थ्रू-सिलिकॉन वीआईएएस (टीएसवी), माइक्रो बम्प्स और फाइन-पिच आरडीएल की आवश्यकता होती है।

3 डी पैकेजिंग

3 डी पैकेजिंग तकनीक एक ही पैकेज में दो या अधिक प्रकार के चिप्स डाल सकती है, जबकि सिग्नल को लंबवत रूप से रूट करने की अनुमति देता है। यह तकनीक छोटे और उच्च I/O काउंट सेमीकंडक्टर चिप्स के लिए उपयुक्त है। TSV का उपयोग उच्च I/O काउंट के साथ चिप्स के लिए किया जा सकता है, और वायर बॉन्डिंग का उपयोग कम I/O काउंट के साथ चिप्स के लिए किया जा सकता है, और अंततः एक सिग्नल सिस्टम बनाते हैं जिसमें चिप्स को लंबवत रूप से व्यवस्थित किया जाता है। 3 डी पैकेजिंग के लिए आवश्यक मुख्य प्रौद्योगिकियों में टीएसवी और माइक्रो-बम्प तकनीक शामिल हैं।

अब तक, अर्धचालक उत्पाद निर्माण के आठ चरण "वेफर प्रोसेसिंग - ऑक्सीकरण - फोटोलिथोग्राफी - नक़्क़ाशी - पतली फिल्म जमाव - इंटरकनेक्शन - परीक्षण - पैकेजिंग" को पूरी तरह से पेश किया गया है। "सैंड" से "चिप्स" तक, सेमीकंडक्टर तकनीक "टर्निंग स्टोन्स इन गोल्ड" का एक वास्तविक संस्करण कर रही है।

---

वेटेक सेमीकंडक्टर एक पेशेवर चीनी निर्माता हैटैंटलम कार्बाइड कोटिंग, सिलिकॉन कार्बाइड कोटिंग, विशेष ग्रेफाइट, सिलिकॉन कार्बाइड सिरेमिकऔरअन्य अर्धचालक सिरेमिक। वेटेक सेमीकंडक्टर सेमीकंडक्टर उद्योग के लिए विभिन्न एसआईसी वेफर उत्पादों के लिए उन्नत समाधान प्रदान करने के लिए प्रतिबद्ध है।

यदि आप उपरोक्त उत्पादों में रुचि रखते हैं, तो कृपया हमसे सीधे संपर्क करने के लिए स्वतंत्र महसूस करें।  

MOB: +86-180 6922 0752

व्हाट्सएप: +86 180 6922 0752

ईमेल: anny@veteksemi.com